IN RE APPLICATION OF: Yoshiaki ASAO, et al.

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

GAU:

Registration Number 21,124

SERIAL NO: NEW APPLICATION		EXAMINER:
FILED:	HEREWITH	
FOR:		ACCESS MEMORY HAVING MEMORY CELLS CONFIGURED BY USE OF CORESISTIVE ELEMENTS
		REQUEST FOR PRIORITY
	SIONER FOR PATENTS DRIA, VIRGINIA 22313	
SIR:		
	enefit of the filing date of U. ions of 35 U.S.C. §120.	S. Application Serial Number , filed , is claimed pursuant to the
☐ Full be §119(e		U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. <u>Application No.</u> <u>Date Filed</u>
	cants claim any right to prior ovisions of 35 U.S.C. §119,	ity from any earlier filed applications to which they may be entitled pursuant to as noted below.
In the matt	ter of the above-identified ap	plication for patent, notice is hereby given that the applicants claim as priority:
COUNTR Japan	<u> </u>	APPLICATION NUMBER 2002-206171  MONTH/DAY/YEAR July 15, 2002
Certified c	copies of the corresponding (	Convention Application(s)
are	submitted herewith	
□ wil	ll be submitted prior to paym	ent of the Final Fee
☐ were filed in prior application Serial No. filed		
Re		onal Bureau in PCT Application Number by the International Bureau in a timely manner under PCT Rule 17.1(a) has been the attached PCT/IB/304.
□ (A)	) Application Serial No.(s) w	vere filed in prior application Serial No. filed ; and
□ (B)	) Application Serial No.(s)	
[	are submitted herewith	
[	☐ will be submitted prior to	p payment of the Final Fee
٠.,		Respectfully Submitted,
		OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.
1188118 (1010 118		J. hm World
		Marvin J. Spivak
		Registration No. 24,913
22850		C. Irvin McClelland

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月15日

出願番号

Application Number:

特願2002-206171

[ ST.10/C ]:

[JP2002-206171]

出 願 人

Applicant(s):

株式会社東芝

2003年 4月11日

特許庁長官 Commissioner, Japan Patent Office 大司信一路

【書類名】

特許願

【整理番号】

A000200573

【提出日】

平成14年 7月15日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/10

G11C 11/16

【発明の名称】

磁気ランダムアクセスメモリ

【請求項の数】

16

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

浅尾 吉昭

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

岩田 佳久

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】

100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

磁気ランダムアクセスメモリ

【特許請求の範囲】

【請求項1】 トンネル型磁気抵抗効果により情報を記憶するトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子を選択する選択素子とを有するメモリセルと、

前記メモリセルに読み出し電圧を印加し、前記選択素子を介して前記トンネル磁気抵抗素子に電流を流すことにより、前記トンネル磁気抵抗素子から情報を読み出す読み出し回路とを具備し、

前記読み出し回路は、情報の読み出し時に、前記トンネル磁気抵抗素子の抵抗変化率が、当該トンネル磁気抵抗素子の両端にOVを印加した時の抵抗変化率の 実質的に半分になる電圧を前記トンネル磁気抵抗素子に印加するための電圧設定 部を備えることを特徴とする磁気ランダムアクセスメモリ。

【請求項2】 トンネル型磁気抵抗効果により情報を記憶するトンネル磁気 抵抗素子と、前記トンネル磁気抵抗素子を選択する選択素子とを有するメモリセ ルと、

前記メモリセルに読み出し電圧を印加し、前記選択素子を介して前記トンネル磁気抵抗素子に電流を流すことにより、前記トンネル磁気抵抗素子から情報を読み出す読み出し回路とを具備し、

前記読み出し回路は、情報の読み出し時に、前記トンネル磁気抵抗素子に印加される電圧より、少なくとも前記選択素子による電圧降下分高い電圧を前記トンネル磁気抵抗素子に印加するための電圧設定部を備えることを特徴とする磁気ランダムアクセスメモリ。

【請求項3】 前記メモリセルはマトリックス状に配置され、

前記各メモリセル中の選択素子の制御電極に行毎に接続されたワード線と、

前記各メモリセル中のトンネル磁気抵抗素子の一端に列毎に接続されたビット 線とを更に具備し、

前記読み出し回路は、前記各メモリセルに流れる電流を規定する電流規定部と、前記ビット線における記憶情報の"1"と"0"の中間に対応する電位と前記

メモリセルから読み出された電位とを比較し、記憶情報を読み出す比較部とを備えることを特徴とする請求項1または2に記載の磁気ランダムアクセスメモリ。

【請求項4】 前記トンネル磁気抵抗素子は、他端が前記選択素子の電流通路の一端に複数個接続されていることを特徴とする請求項1乃至3いずれか1つの項に記載の磁気ランダムアクセスメモリ。

【請求項5】 前記選択素子はMOSFETであり、前記制御電極はゲート電極であることを特徴とする請求項3または4に記載の磁気ランダムアクセスメモリ。

【請求項6】 前記選択素子はバイポーラトランジスタであり、前記制御電極はベース電極であることを特徴とする請求項3または4に記載の磁気ランダムアクセスメモリ。

【請求項7】 前記選択素子はダイオードであり、

前記メモリセルはマトリックス状に配置され、

前記ダイオードのカソードに行毎に接続されたワード線と、

前記各メモリセル中のトンネル磁気抵抗素子の一端に列毎に接続されたビット 線とを更に具備し、

前記読み出し回路は、前記各メモリセルに流れる電流を規定する電流規定部と、前記ビット線における記憶情報の"1"と"0"の中間に対応する電位と前記メモリセルから読み出された電位とを比較し、記憶情報を読み出す比較部とを備えることを特徴とする請求項1または2に記載の磁気ランダムアクセスメモリ。

【請求項8】 前記トンネル磁気抵抗素子は、他端が前記ダイオードのアノードに複数個接続されていることを特徴とする請求項7に記載の磁気ランダムアクセスメモリ。

【請求項9】 前記複数個接続されているトンネル磁気抵抗素子のうち少なくとも2つは並列接続されていることを特徴とする請求項4または8に記載の磁気ランダムアクセスメモリ。

【請求項10】 前記複数個接続されている前記トンネル磁気抵抗素子のうち少なくとも2つは直列接続されていることを特徴とする請求項4または8に記載の磁気ランダムアクセスメモリ。

【請求項11】 トンネル型磁気抵抗効果により情報を記憶するトンネル磁 気抵抗素子と、

前記トンネル磁気抵抗素子の一端に接続されたビット線と、

前記トンネル磁気抵抗素子の他端に接続されたワード線と、

前記メモリセルに読み出し電圧を印加し、前記トンネル磁気抵抗素子に電流を 流すことにより、前記トンネル磁気抵抗素子から情報を読み出す読み出し回路と を具備し、

前記読み出し回路は、情報の読み出し時に、前記トンネル磁気抵抗素子の抵抗変化率が、当該トンネル磁気抵抗素子の両端にOVを印加した時の抵抗変化率の 実質的に半分になる電圧を印加するための電圧設定部を備えることを特徴とする 磁気ランダムアクセスメモリ。

【請求項12】 前記メモリセルはマトリックス状に配置され、

前記読み出し回路は、前記各メモリセルに流れる電流を規定する電流規定部と、前記ビット線における記憶情報の"1"と"0"の中間に対応する電位と前記メモリセルから読み出された電位とを比較し、記憶情報を読み出す比較部とを備えることを特徴とする請求項11に記載の磁気ランダムアクセスメモリ。

【請求項13】 前記ビット線は、前記トンネル磁気抵抗素子の上方に配置 されることを特徴とする請求項12に記載の磁気ランダムアクセスメモリ。

【請求項14】 前記ビット線は、前記トンネル磁気抵抗素子の下方に配置 されることを特徴とする請求項12に記載の磁気ランダムアクセスメモリ。

【請求項15】 前記ワード線は、前記トンネル磁気抵抗素子の上方に配置されることを特徴とする請求項12または14に記載の磁気ランダムアクセスメモリ。

【請求項16】 前記ワード線は、前記トンネル磁気抵抗素子の下方に配置されることを特徴とする請求項12または13に記載の磁気ランダムアクセスメモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、トンネル型磁気抵抗 (Tunneling Magneto Resistive) 効果により情報を記憶するトンネル磁気抵抗素子を用いてメモリセルを構成した磁気ランダムアクセスメモリ (MRAM: Magnetic Random Access Memory) に関する。

[0002]

## 【従来の技術】

近年、新たな原理により情報を記憶するメモリが数多く提案されている。そのうちの一つに、Roy Scheuerlein et. al. によって提案されたトンネル型磁気抵抗 (Tunneling Magneto Resistive:以下、TMRと略記する)効果を利用したメモリ、いわゆる磁気ランダムアクセスメモリがある (例えば、ISSCC2000 Technical Digest p.128 "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell"を参照)。

[0003]

磁気ランダムアクセスメモリは、TMR素子により"1", "0"の情報を記憶する。このTMR素子は、図8に示すように2つの磁性層(強磁性層)11, 12により絶縁層(トンネルバリア)13を挟んだ構造部を有する。TMR素子10に記憶される情報は、2つの磁性層11, 12のスピンの向きが平行かまたは反平行かによって判断される。

[0004]

ここで、スピンの向きが平行とは、図9(a)に示すように2つの磁性層11, 12のスピンの向きが同じであることを意味し、反平行とは図9(b)に示すように2つの磁性層11, 12のスピンの向きが逆平行であることを意味する(矢印の向きがスピンの向きを示している)。

[0005]

なお、通常、2つの磁性層11,12の一方側には反強磁性層14が配置されている。この反強磁性層14は、一方側の磁性層12のスピンの向きを固定し、他方側の磁性層11のスピンの向きのみを変えることにより、情報を容易に書き換えるための部材であり、固定層と呼ばれている。また、一方側の磁性層12はピン層、他方側の磁性層11はメモリ層または記録層と呼ばれている。

[0006]

図9(a)に示すように、2つの磁性層(メモリ層とピン層)11,12のスピンの向きが平行となった場合、これら2つの磁性層11,12に挟まれた絶縁層13を流れるトンネル電流が大きくなり、TMR素子10の抵抗値(トンネル抵抗)は最も低くなる。この状態が"1"である。また、図9(b)に示すように、2つの磁性層11,12のスピンの向きが反平行になった場合、これら2つの磁性層11,12に挟まれた絶縁層13を流れるトンネル電流が小さくなり、トンネル抵抗は最も高くなる。この状態が"0"である。

## [0007]

次に、上記TMR素子10をメモリセルとして用いる磁気ランダムアクセスメモリに対する書き込み動作の原理について、図10を参照しつつ簡単に説明する

#### [0008]

メモリセルとして働く各TMR素子MC11~MCnmは、マトリックス状に配置される。これらのTMR素子MC11~MCnmは、書き込みワード線WL1~WLnとビット線(データ選択線)BL1~BLmとの交差位置近傍に配置される。そして、書き込みは、選択した書き込みワード線WLi(i=1~n)及びビット線BLj(j=1~m)に電流を流し、両配線WLi,BLjに流れる電流により生成される磁界を用いて、TMR素子MCijにおけるメモリ層のスピンの向きをピン層と平行または反平行にすることにより達成される。

#### [0009]

例えば、図10に示すように、書き込み時に、ビット線BL3には一方向に向かう電流のみを流し、書き込みワード線WL2には書き込み情報(データ)に応じて一方向または他方向に向かう電流を流す。書き込みワード線WL2に一方向に向かう電流を流すとき、TMR素子MC23のメモリ層のスピンの向きは、ピン層と平行("1"の状態)となる。一方、書き込みワード線WL2に他方向に向かう電流を流すとき、TMR素子MC23のメモリ層のスピンの向きは、ピン層と反平行("0"の状態)となる。

#### [0010]

上記TMR素子MC11~MCnmにおけるピン層のスピンの向きが変わる原

理は、次の通りである。

## [0011]

図11のTMR曲線に示すように、TMR素子のEasy-Axis (長辺)方向に磁界Hxをかけると、TMR素子の抵抗値は17%程度変化する。この抵抗変化率、すなわち変化の前後の抵抗値の比はMR比と呼ばれる。なお、MR比は、磁性層の性質により変化する。現在では、磁性層の材料を選択することにより、MR比が50%程度のTMR素子も得られている。

#### [0012]

TMR素子には、Easy-Axis方向の磁界HxとHard-Axis(短辺)方向の磁界Hyとの合成磁界が掛かる。図11の実線及び破線に示したように、Hard-Axis方向の磁界Hyの大きさによって、TMR素子の抵抗値を変えるために必要なEasy-Axis方向の磁界Hxの大きさも変化する。この現象を利用することにより、マトリックス状に配置されたメモリセルのうち、選択された書き込みワード線及び選択されたビット線の交点に存在するTMR素子のみにデータを書き込むことができる。

#### [0013]

TMR素子のアステロイド曲線は、例えば図12の実線で示すようになる。すなわち、Easy-Axis方向の磁界HxとHard-Axis方向の磁界Hyとの合成磁界の大きさがアステロイド曲線(実線)の外側(例えば、黒丸の位置)にあれば、磁性層のスピンの向きを反転させることができる。

#### [0014]

逆に、Easy-Axis方向の磁界 H x と Hard-Axis方向の磁界 H y との合成磁界の大きさがアステロイド曲線(実線)の内側(例えば、白丸の位置)にある場合には、磁性層のスピンの向きを反転させることはできない。

## [0015]

従って、Easy-Axis方向の磁界 $H \times E$ Hard-Axis方向の磁界H y Eの合成磁界の大きさを変え、合成磁界の大きさの $H \times H y$  平面内における位置を変えることにより、TMR素子に対するデータの書き込みを制御できる。

#### [0016]

なお、読み出しは、選択されたTMR素子に電流を流し、そのTMR素子の抵抗値を検出することにより容易に行うことができる。

## [0017]

例えば、TMR素子に直列にスイッチ素子を接続し、選択された読み出しワード線に接続されているスイッチ素子のみをオン状態にして電流経路を生成する。 この結果、選択されたTMR素子のみに電流が流れるため、そのTMR素子のデータを読み出すことができる。

#### [0018]

ところで、上記読み出し動作は、TMR素子とスイッチ素子との直列回路の両端に、所定の電圧V0が印加された状態で流れる電流Iをセンスアンプで検知することによって行われる。前述したように、"1"の記憶状態は固定層と記録層のスピンの向きが同じ場合であり、そのときの電流をIpとする。また、"0"の記憶状態は固定層と記録層のスピンの向きが異なる場合であり、そのときの電流をIaとする。ここで、"1"の状態の方が"0"の状態よりもTMR素子の抵抗値が低いため、Ip>Iaである。一般に、読み出しマージンΔIは、ΔI=Ip-Iaが大きいほど良い。よって、電圧V0を大きくしていけば読み出しマージンΔIは大きく取れそうであるが、TMR素子はその両端に印加される電圧Eが大きくなるほどMR比が低下することが知られている。このため、容易に読み出しマージンΔIを大きくすることはできない。

## [0019]

#### 【発明が解決しようとする課題】

上記のように従来の磁気ランダムアクセスメモリは、読み出しマージンを大きくするために、TMR素子とスイッチ素子との直列回路の両端に印加する電圧を大きくすると、TMR素子のMR比が低下するため読み出しマージンを大きくできないという問題があった。

#### [0020]

この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、読み出しマージンを大きくできる磁気ランダムアクセスメモリを提供することにある。

#### [0021]

## 【課題を解決するための手段】

この発明の磁気ランダムアクセスメモリは、トンネル型磁気抵抗効果により情報を記憶するトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子を選択する選択素子とを有するメモリセルと、前記メモリセルに読み出し電圧を印加し、前記選択素子を介して前記トンネル磁気抵抗素子に電流を流すことにより、前記トンネル磁気抵抗素子から情報を読み出す読み出し回路とを具備し、前記読み出し回路は、情報の読み出し時に、前記トンネル磁気抵抗素子の抵抗変化率が、当該トンネル磁気抵抗素子の両端に O V を印加した時の抵抗変化率の実質的に半分になる電圧を前記トンネル磁気抵抗素子に印加するための電圧設定部を備えることを特徴としている。

## [0022]

また、この発明の磁気ランダムアクセスメモリは、トンネル型磁気抵抗効果により情報を記憶するトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子を選択する選択素子とを有するメモリセルと、前記メモリセルに読み出し電圧を印加し、前記選択素子を介して前記トンネル磁気抵抗素子に電流を流すことにより、前記トンネル磁気抵抗素子から情報を読み出す読み出し回路とを具備し、前記読み出し回路は、情報の読み出し時に、前記トンネル磁気抵抗素子に印加される電圧より、少なくとも前記選択素子による電圧降下分高い電圧を前記トンネル磁気抵抗素子に印加するための電圧設定部を備えることを特徴としている。

#### [0023]

更に、この発明の磁気ランダムアクセスメモリは、トンネル型磁気抵抗効果により情報を記憶するトンネル磁気抵抗素子と、前記トンネル磁気抵抗素子の一端に接続されたビット線と、前記トンネル磁気抵抗素子の他端に接続されたワード線と、前記メモリセルに読み出し電圧を印加し、前記トンネル磁気抵抗素子に電流を流すことにより、前記トンネル磁気抵抗素子から情報を読み出す読み出し回路とを具備し、前記読み出し回路は、情報の読み出し時に、前記トンネル磁気抵抗素子の抵抗変化率が、当該トンネル磁気抵抗素子の両端にOVを印加した時の抵抗変化率の実質的に半分になる電圧を印加するための電圧設定部を備えること

を特徴としている。

[0024]

上記のような構成によれば、TMR素子のMR比の低下を抑制しつつ、TMR 素子と選択素子との直列回路の両端に印加する電圧を大きくできるので、読み出 しマージンを大きくできる。

[0.025]

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。

[第1の実施の形態]

図1及び図2はそれぞれ、この発明の第1の実施の形態に係る磁気ランダムアクセスメモリの概略構成例を示している。図1では、磁気ランダムアクセスメモリおける読み出し動作に関係する回路部に着目して示しており、メモリセルアレイ部と読み出し回路として働くセンスアンプ部とを抽出して示す回路図である。また、図2は、上記図1に示したメモリセルアレイ中の各メモリセルの構成例を示す断面図である。

[0026]

図1に示す如く、メモリセルアレイMCAは、メモリセルMC11~MCnmがマトリックス状に配置されて構成されている。各メモリセルMC11~MCnmは、TMR素子10とこのTMR素子10を選択するための選択素子(スイッチ素子)として働くMOSFET Trとを備えている。上記各メモリセルMC11~MCnm中の各MOSFET Trのゲート電極には、読み出しワード線WL1~WLnが行毎に接続されている。これらMOSFET Trのソース電極には、ソース線(図示せず)が接続されている。上記読み出しワード線WL1~WLn上にはそれぞれ、同一方向に書き込みワード線(図示せず)が配置されている。これらのワード線にはロウデコーダRDの出力信号が供給される。上記各メモリセルMC11~MCnm中のMOSFET Trのドレイン電極には、TMR素子10の一端が接続され、これらTMR素子10の他端は列毎にビット線(データ選択線)BL1~BLmに接続される。

[0027]

上記各ビット線BL1~BLmの一端には、カラム選択ゲートCSG1~CSGmの電流通路の一端が接続される。上記各カラム選択ゲートCSG1~CSGmのゲート電極には、カラムデコーダCDの出力信号(カラム選択信号)CSL1~CSLmが供給される。各カラム選択ゲートCSG1~CSGmの電流通路の他端は、センスアンプ部50のノードNに共通接続されている。

## [0028]

上記センスアンプ部50は、選択されたメモリセルに読み出し電圧を印加し、MOSFET Trを介してトンネル磁気抵抗素子10に電流を流すことにより、トンネル磁気抵抗素子10からデータを読み出す読み出し回路として働くものである。このセンスアンプ部50は、電流源51、MOSFET52及びオペアンプ53,54等を含んで構成されている。MOSFET52の電流通路の一端は、各カラム選択ゲートCSG1~CSGmの電流通路の他端に共通接続されている。このMOSFET52のゲート電極にはオペアンプ53の出力端が接続され、電流通路の他端にはその反転入力端(一)が接続される。上記オペアンプ53の非反転入力端(+)には定電位Vmtjが印加されるようになっている。

#### [0029]

また、上記MOSFET52の電流通路の他端には、オペアンプ54の非反転入力端(+)が接続され、このオペアンプ54の反転入力端(-)には基準電位 VREFが印加される。

#### [0030]

そして、上記電流源51から上記MOSFET52の電流通路の他端に定電流が供給されるようになっている。

#### [0031]

#### [0032]

また、上記オペアンプ53は、データの読み出し時に、トンネル磁気抵抗素子 10の抵抗変化率が、当該トンネル磁気抵抗素子10の両端に0Vを印加した時 の抵抗変化率の実質的に半分になる電圧Vhを上記トンネル磁気抵抗素子10に 印加するための電圧設定部として働くものである。このオペアンプ53の非反転 入力端(+)に印加される電位Vmtjによって、読み出し時にTMR素子10 とMOSFET Trとの直列回路に印加される電圧が設定される。ここで、カ ラム選択ゲートCSGのオン抵抗や配線抵抗等によるIR低下を無視すれば、M OSFET TrとTMR素子10との直列回路の両端に印加される読み出し電 圧は定電位Vmtjに相当することになる。

## [0033]

より好ましくは、オペアンプ53によって設定されるセンスアンプ部50のノードNの電位を、読み出し電圧より上記MOSFET Trのオン抵抗による電圧降下分高い電位に設定する。あるいは、上記MOSFET Trのオン抵抗に加えて、カラム選択ゲートCSGのオン抵抗や配線抵抗等によるIR低下分高い電圧に設定することにより、電圧Vhを最適化できる。

## [0034]

更に、上記オペアンプ54は比較部として働くもので、上記ビット線BL1~BLmにおける記憶データの"1"と"0"の中間に対応する基準電位VREFと読み出した電位とを比較することにより、記憶データの"1", "0"を判定して出力する。

#### [0035]

上記各メモリセルMC11~MCnmは、例えば図2に示すように構成されている。すなわち、P型シリコン基板(P-sub)21の主表面には、STI(Shallow Trench Isolation)領域22,23が形成されて素子分離されている。上記STI領域22,23により区画されたシリコン基板21の主表面には、MOSFET Trのソース,ドレイン領域となるN <sup>+</sup>型の不純物拡散領域24,25が形成されている。上記ソース,ドレイン領域24,25間のシリコン基板21上には、ゲート絶縁膜26が設けられ、このゲート絶縁膜26上に読み出しワード線WLとして働くゲート電極27が形成されている。上記シリコン基板21及びゲート電極27上には、第1の層間絶縁膜28が形成される。この層間絶縁膜28の上記ソース,ドレイン領域24,25上には、コンタクトホール29

, 30が形成されている。

#### [0036]

上記層間絶縁膜28上には、第1層目の金属層からなるソース線31と配線32が形成されている。上記ソース線31は、上記コンタクトホール29内に形成された金属プラグ33を介してソース領域24に電気的に接続され、上記配線32は、上記コンタクトホール30内に形成された金属プラグ34を介してドレイン領域25に電気的に接続される。

## [0037]

上記層間絶縁膜28、ソース線31及び配線32上には、第2の層間絶縁膜35が形成される。この層間絶縁膜35の上記配線32上には、コンタクトホール36が形成されている。上記層間絶縁膜35上には、第2層目の金属層からなる書き込みワード線37と配線38が形成されている。この書き込みワード線37は、上記読み出しワード線(ゲート電極27)と同じ方向に沿って形成されている。また、上記配線38は、配線32上に形成されており、上記コンタクトホール36に埋め込まれた金属プラグ39を介して上記配線32と電気的に接続されている。

#### [0038]

上記第2の層間絶縁膜35、上記書き込みワード線37及び配線38上には、第3の層間絶縁膜40が形成される。この層間絶縁膜40の上記配線38上にはコンタクトホール41が形成されている。上記層間絶縁膜40上には、第3層目の金属層からなる配線42が形成されている。この配線42は、上記配線層38上から書き込みワード線37上に延設されており、上記層間絶縁膜40に形成されたコンタクトホール41に埋め込まれた金属プラグ43を介して上記配線38に電気的に接続される。

#### [0039]

上記第3の層間絶縁膜40上及び上記配線42上には第4の層間絶縁膜44が 形成され、この層間絶縁膜44における上記配線42上の書き込みワード線37 上に対応する位置にTMR素子10が設けられる。このTMR素子10は、図8 に示したように、2つの強磁性層(メモリ層とピン層)11,12により絶縁層 (トンネルバリア) 13を挟んだ構造部を有し、これら2つの強磁性層11,12の一方側には固定層としての反強磁性層14が配置されている。ここで、上記TMR素子10のスピンの向きは、紙面に対して垂直方向でも平行方向でもかまわない。

#### [0040]

上記層間絶縁膜44及び上記TMR素子10上には、第4層目の金属層からなるビット線(読み出し・書き込み兼用)45が上記書き込みワード線37及び上記読み出しワード線27と交差する方向に配置されている。

#### [0041]

上述したような構成のメモリセルは、基本的には既存のCMOSプロセスを用いて形成される。

## [0042]

上記のような構成において、データの書き込み時には、書き込みワード線37とビット線45を書き込み配線として用い、磁場を発生して書き込みデータに応じてスピンの向きを変える。一方、読み出し時においては、読み出しワード線27により、スイッチング素子であるMOSFET Trをオン状態にして、ビット線45からTMR素子10及びMOSFET Trを介してソース線31へと電流を流す。

## [0043]

この際、本実施の形態では、センスアンプ部50のノードNの電位を、Vhよりもカラム選択ゲートCSGのオン抵抗とMOSFET Trのオン抵抗との和による電圧降下分だけ高くしている。これによって、MOSFET TrとTM R素子10との直列回路の両端に印加される電圧は、VhよりもMOSFET Trのオン抵抗による電圧降下分高くなる。よって、TMR素子10の両端に印加される電圧はVhとなる。

#### [0044]

次に、上記Vhの定義を説明する。一般に、TMR素子10はその両端に印加される電圧が大きいほどMR比が低下することが知られている。このMR比が印加電圧0Vのときに比べ半分になる印加電圧をVhとする。

[0045]

図1及び図2に示したような1MOSFET-1TMR型MRAMにおける読み出し時の等価回路は、図3に示すようなものである。読み出し電圧Eを大きくすればTMR素子10とMOSFET Trを流れる電流は増えそうであるが、前述したように読み出し電圧Eを大きくするとMR比が低下する現象があるため、読み出し信号量は読み出し電圧Eに対してある極大点を持つ。すなわち、MR比は、読み出し電圧Eの増大に対してほぼ1次関数的に悪くなるので、

$$MR = MR_m a x - k \times E$$

と表され、

MTJ (Magnetic Tunnel Junction) の抵抗Rが印加電圧に依存しないと仮定すると、

$$\Delta I = E / R - E / (R [1 + MR])$$

 $= E / R \times MR / (1 + MR)$ 

d  $(\Delta I) / dE = 1 / R \times MR / (1 + MR) + E / R \times 1 / (1 + MR)$  $^{2} \times d (MR) / dE$ 

 $= 1/R \times 1/(1+MR)^{2} \times [MR(1+MR) - k \times E]$ 

 $m = 1 + MR_m a x$ 

であり、 $\Delta$  I は  $V=(m-\sqrt{m})$  / k で極大値を取り、 $E=(m+\sqrt{m})$  / k で極小値を取り、V は  $MR_max$  / k を超えることはないから、 $\Delta$  I が最大値となるのは、

$$E = (m - \sqrt{m}) / k$$

である。mは1より小さいので√mを近似すると、

$$\sqrt{m} = 1 + M R_m a x / 2$$

となる。従って、ΔΙが最大値となるのは、

$$E = (m - \sqrt{m}) / k = (1 + MR_m a x - [1 + MR_m a x / 2]) / k$$
  
=  $MR_m a x / 2 k$ 

である。また、Vhの定義から

 $MR_max/2=MR_max-k\times Vh$ である。

[0046]

従って、 $Vh=MR_max/2k$ となるから、 $\Delta I$ が最大値となるのは、Vh かいうことになる。

[0047]

よって、読み出し回路からメモリセルに印加する読み出し電圧Eを、TMR素子10の両端の電圧が0Vの時の抵抗変化率に対して、TMR素子が低抵抗状態から高抵抗状態に変化する際の抵抗変化率の半分にすることにより、1MOSFET-1TMR型MRAMにおいて読み出しマージンを最も大きく設定できる。

[0048]

なお、上記第1の実施の形態では、メモリセル中のスイッチ素子としてMOSFETを用いる場合を例にとって説明したが、他のスイッチ素子、例えばバイポーラトランジスタを用いても良いのは勿論である。バイポーラトランジスタを用いる場合には、ベース電極に読み出しワード線WL1~WLnを行毎に接続し、エミッタ電極(またはコレクタ電極)にソース線を接続し、コレクタ電極(またはエミッタ電極)にTMR素子10の一端を接続する。

[0049]

[第2の実施の形態]

本実施の形態は、前述した第1の実施の形態におけるMOSFET TrをダイオードDに置き換えたものである。すなわち、図1に示した回路における各メモリセルMC11~MCnm中のMOSFET Trに代えてダイオードDを設け、アノードを各TMR素子10の一端にそれぞれ接続し、カソードをワード線WL1~WLnに行毎に接続した構成である。図4は、このような1ダイオードー1TMR型MRAMにおけるメモリセルの構成例を示している。このメモリセルは、クロスポイント型と呼ばれるものである。図5は、本実施の形態における読み出し時の等価回路である。

[0050]

この構造のメモリセル部では、P型シリコン基板21の主表面に、STI領域

22,23が形成されて素子分離されている。上記STI領域22,23により区画されたシリコン基板21の主表面には、ダイオードDのカソード領域となるN<sup>+</sup>型の不純物拡散領域46が形成されている。このカソード領域46中の一部には、ダイオードDのアノード領域となるP<sup>+</sup>型の不純物拡散領域47が形成されている。上記シリコン基板21上には、第1の層間絶縁膜28が形成される。この層間絶縁膜28のカソード領域46及び上記アノード領域47上には、コンタクトホール29,30が形成されている。

## [0051]

上記層間絶縁膜28上には、第1層目の金属層からなるワード線48と配線32が形成されている。上記ワード線48は、上記コンタクトホール29内に形成された金属プラグ33を介してカソード領域46に電気的に接続され、上記配線32は、上記コンタクトホール30内に形成された金属プラグ34を介してアノード領域47に電気的に接続される。

## [0052]

上記層間絶縁膜28、ワード線48及び配線32上には、第2の層間絶縁膜35が形成される。この層間絶縁膜35の上記配線32上には、コンタクトホール36が形成されている。上記層間絶縁膜35上には、第2層目の金属層からなる書き込みワード線37と配線38が形成されている。この書き込みワード線37は、上記ワード線48と同じ方向に沿って形成されている。また、上記配線38は、配線32上に形成されており、上記コンタクトホール36に埋め込まれた金属プラグ39を介して上記配線32と電気的に接続されている。

#### [0053]

上記第2の層間絶縁膜35、上記書き込みワード線37及び配線38上には、第3の層間絶縁膜40が形成される。この層間絶縁膜40の上記配線38上にはコンタクトホール41が形成されている。上記層間絶縁膜40上には、第3層目の金属層からなる配線42が形成されている。この配線42は、上記配線層38上から書き込みワード線37上に延設されており、上記層間絶縁膜40に形成されたコンタクトホール41に埋め込まれた金属プラグ43を介して上記配線38に電気的に接続される。

#### [0054]

上記第3の層間絶縁膜40上及び上記配線42上には第4の層間絶縁膜44が 形成される。この層間絶縁膜44における上記配線42上の書き込みワード線3 7上に対応する位置にTMR素子10が設けられる。このTMR素子10は、図 8に示したように、2つの強磁性層(メモリ層とピン層)11,12により絶縁 層(トンネルバリア)13を挟んだ構造部を有し、これら2つの強磁性層11, 12の一方側には固定層としての反強磁性層14が配置されている。ここで、上 記TMR素子10のスピンの向きは、紙面に対して垂直方向でも平行方向でもか まわない。

#### [0055]

上記層間絶縁膜44及び上記TMR素子10上には、第4層目の金属層からなるビット線(読み出し・書き込み兼用)45が上記書き込みワード線37と交差する方向に配置されている。

## [0056]

上記のような構成では、書き込み及び読み出し動作は、ワード線48とビット線45の2本の配線で行う。この際、ダイオードDの整流性を利用して選択セルのみへの書き込みと読み出しを行うため、各配線に印加するバイアス電圧をコントロールする。

#### [0057]

そして、第1の実施の形態と同様に、読み出し時に、TMR素子10の両端に印加される電圧がVhと実質的に等しくする。このために、センスアンプ部50のノードNの電位を、Vhよりもカラム選択ゲートCSGのオン抵抗による電圧降下とダイオードDの順方向電圧による電圧降下との和分だけ高くする。よって、ダイオードDとTMR素子10との直列回路の両端に印加される電圧は、VhよりもダイオードDの順方向電圧分高くなる。

#### 【0058】

上記のような構成によれば、TMR素子10の選択素子としてダイオードを用いる1ダイオード-1TMR型MRAMにおいても読み出しマージンを大きくできる。

## [0059]

なお、上述した第1及び第2の実施の形態において、複数のTMR素子を直列または並列接続し、1つの選択素子(MOSFET、バイポーラトランジスタ、ダイオード)を共用するように各メモリセルMC11~MCnmを構成しても良い。上記複数のTMR素子の全てを直列または並列接続することもできるが、少なくとも2つを直列または並列接続することもできる。

[0060]

## [第3の実施の形態]

本実施の形態は、前述した第1,第2の実施の形態のように、選択素子(MOSFET、バイポーラトランジスタ、ダイオード等)を必要としないクロスポイント型セルである。図6にそのセル構造を示す。図7は本実施の形態の読出し時の等価回路である。

#### [0061]

すなわち、P型シリコン基板(P-sub)21の主表面には、STI領域22が形成されている。このSTI領域22及びシリコン基板21上には、層間絶縁膜49が形成されている。この層間絶縁膜49中にはワード線48が埋め込まれており、このワード線48上にTMR素子10が設けられる。このTMR素子10は、図8に示したように、2つの強磁性層(メモリ層とピン層)11,12により絶縁層(トンネルバリア)13を挟んだ構造部を有し、これら2つの強磁性層11,12の一方側には固定層としての反強磁性層14が配置されている。ここで、上記TMR素子10のスピンの向きは、紙面に対して垂直方向でも平行方向でもかまわない。

#### [0062]

上記層間絶縁膜49及び上記TMR素子10上には、金属層からなるビット線 (読み出し・書き込み兼用)45が上記ワード線48と交差する方向に配置され ている。

#### [0063]

このタイプのメモリセルは、ワード線48とビット線45の2本の配線のみを 使用して、読み出しと書き込み動作を行う。このため、選択セル以外のセルにも 電流が流れる。よって、回路動作に工夫が必要である。

[0064]

上記のような構成によれば、選択素子のないクロスポイント型MRAMにおいても読み出しマージンを大きく設定できる。

[0065]

なお、上記第3の実施の形態では、ワード線48をTMR素子10の下方に配置し、ビット線45をTMR素子10の上方に配置したが、ワード線48をTMR素子10の上方に配置し、ビット線45をTMR素子10の下方に配置しても良いのはもちろんである。

[0066]

以上第1万至第3の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

[0067]

#### 【発明の効果】

以上説明したように、この発明によれば、読み出しマージンを大きくできる磁 気ランダムアクセスメモリが得られる。

#### 【図面の簡単な説明】

#### 【図1】

この発明の第1の実施の形態に係る磁気ランダムアクセスメモリの概略構成例を示しており、磁気ランダムアクセスメモリおける読み出し動作に関係する回路部に着目し、メモリセルアレイ部とセンスアンプ部とを抽出して示す回路図。

【図2】

図1に示したメモリセルアレイ中の各メモリセルの構成例を示す断面図。 【図3】

図1及び図2に示した磁気ランダムアクセスメモリの読み出し時の等価回路。 【図4】

この発明の第2の実施の形態に係る磁気ランダムアクセスメモリについて説明 するためのもので、メモリセルアレイ中の各メモリセルの構成例を示す断面図。

【図5】

図4に示した磁気ランダムアクセスメモリの読み出し時の等価回路。

【図6】

この発明の第3の実施の形態に係る磁気ランダムアクセスメモリについて説明 するためのもので、メモリセルアレイ中の各メモリセルの構成例を示す断面図。

【図7】

図6に示した磁気ランダムアクセスメモリの読み出し時の等価回路。

【図8】

磁気ランダムアクセスメモリで用いられるTMR素子の構成例を示す断面図。 【図9】

TMR素子におけるピン層のスピンの向きについて説明するための断面図。

TMR素子に対する書き込み動作の原理について説明するための概略図。

【図11】

【図10】

TMR曲線を示す図。

【図12】

アステロイド曲線を示す図。

【符号の説明】


- 10…TMR素子·
- 27…ゲート電極(読み出しワード線)
- 37…書き込みワード線
- 45…ビット線
- 48…ワード線

- 50…センスアンプ部(読み出し回路)
- 51…電流源(電流規定部)
- 5 2 ... MOSFET
- 53…オペアンプ(電圧設定部)
- 54…オペアンプ(比較部)
- MC11~MCmn…メモリセル (TMR素子)
- WL1~WLn…書き込みワード線
- BL1~BLm…ビット線(データ選択線)
- RD…ロウデコーダ
- CD…カラムデコーダ
- CSG1~CSGm…カラム選択ゲート
- CSL1~CSLm…カラム選択信号
- $T r \cdots MOSFET$
- D…ダイオード
- Vh…MR比が印加電圧OVのときに比べて半分になる電圧


# 【書類名】

図面


## 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




## 【図8】




## 【図9】




【図10】



【図11】



【図12】



【書類名】

要約書

【要約】

【課題】読み出しマージンを大きくできる磁気ランダムアクセスメモリを提供することを目的とする。

【解決手段】磁気ランダムアクセスメモリは、TMR素子10と選択素子Trとを有するメモリセルMC11~MCnmと、選択したメモリセルに読み出し電圧を印加し、選択素子を介してTMR素子に電流を流すことにより、TMR素子から記憶情報を読み出す読み出し回路50とを備えている。上記読み出し回路は、情報の読み出し時に、TMR素子の抵抗変化率が、当該TMR素子の両端に0Vを印加した時の抵抗変化率の実質的に半分になる電圧VhをTMR素子に印加するための電圧設定部を備えることを特徴としている。これによって、TMR素子のMR比の低下を抑制しつつ、TMR素子と選択素子との直列回路の両端に印加する電圧を大きくできるので、読み出しマージンを向上できる。

【選択図】 図1

## 出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝